SN54LS373J 概述如下：


这些8位寄存器功能三态输出专为驱动高容性设计或相对低的阻抗负载。该高阻抗3-state和增加高逻辑电平

驱动器提供这些寄存器与直接连接到的能力和驾驶公交线路的公交组织体系而不需要接口或拉组件。

这些器件是特别有吸引力实施缓冲寄存器， I / O端口，双向总线驱动器和工作寄存器。

八个锁存器的“ LS373和” S373是透明的D型锁存器，这意味着当使能（C或CLK）输入为高时， 

Q输出按照数据（D）输入端。当C或CLK取低时，输出被锁存的数据的电平即成立。中的八个触发器’

 LS374和“ S374是边沿触发的D型触发器。从积极的时钟的跳变时， Q输出被设置为这是设在D输入的逻辑状态。

施密特触发器缓冲输入的的使能/时钟线“ S373和” S374设备的简化系统设计作为交流和直流噪声抑制

是通过通常为400mV ，由于输入滞后的提高。一个缓冲输出控制（OC）输入可用于放置在任何一个正常的

逻辑状态的八个输出（高或低逻辑电平）或者高阻抗状态。在高阻抗状态下，输出没有负载也不驱动总线线路显着。

OC不影响锁存器的内部操作或触发器。即，旧的数据可以被保留或新数据可以被输入，即使在输出关闭。

SN54LS373J 产品图如下;