OMAPL138BZWTA3 概述如下：


在OMAP- L138 C6 -的Integra  DSP + ARM?处理器是基于一个低功耗应用处理器ARM926EJ -S ?和C674x DSP内核。

它提供显著较低的功率比的其他成员TMS320C6000 ?平台的DSP 。该设备使OEM和ODM能够快速向市场设备具有

强大的操作系统系统支持，丰富的用户界面，并通过最大限度的高处理性能的生命一个完全集成的混合

处理器解决方案的灵活性。该器件的双核架构提供了DSP的利益和精简指令集计算机（RISC）技术，

结合了高性能的TMS320C674x DSP内核和一个ARM926EJ - S内核。的ARM926EJ-S是执行32位或16位指令

和32位的RISC处理器内核处理32位， 16位，或8位的数据。芯使用管道，使得该处理器的所有的份数和

存储器系统可以连续工作。ARM内核有一个协处理器15 （ CP15 ） ，保护模块，以及数据和程序存储器

管理单元（MMU ）与台后备缓冲区。它有独立的16K字节的指令和16K字节的数据高速缓存。

两者都是4路关联虚拟索引虚拟标签（ VIVT ） 。 ARM核也有一个8KB的RAM （向量表）和64KB的ROM 。

该装置的DSP核使用一个2级高速缓存的体系结构。 1级程序高速缓存（ L1P ）是32KB直接映射的高速缓存

和一级数据缓存（ L1D ）是32KB 2路组相联高速缓存。该2级程序高速缓存（ L2P ）由被程序之间共享

256KB的内存空间数据空间。 L2存储器可以被配置为映射存储器，高速缓存，或两者的组合。

虽然在DSP的L2是由ARM和系统中的其他主机，一个额外的128KB的RAM访问共享内存可以被其它主机使用，

而不会影响DSP性能。外设集包括：一个10/100 Mb / s以太网MAC （ EMAC ）与管理数据输入/输出

（ MDIO ）模块; 1个USB2.0 OTG接口; 1 USB1.1 OHCI接口; 2内部集成电路（I2C）总线接口; 

1多通道音频串行端口（的McASP ）与16串行和FIFO缓冲区;两多通道缓冲串行端口（ McBSP的）与

FIFO缓冲区;多芯片两个SPI接口选择; 4个64位通用定时器，可分别配置（一个可配置的看门狗） ;

一可配置的16位主机端口接口（ HPI ） ;的16管脚的通用输入/输出多达9银行（ GPIO ），

具有可编程中断/事件生成模式，复用等外设;三UART接口（每个RTS和CTS ） ; 

2增强高分辨率脉宽调制器（ eHRPWM ）外设;可配置3 32位增强型捕捉（ eCAP）模块外设作为3个

捕获输入和3个辅助脉宽调制器（ APWM ）输出; 2外部存储器接口：用于较慢存储器的异步与SDRAM

的外部存储器接口（ EMIFA ）或外围设备，并以较高的速度DDR2 /移动DDR控制器。

OMAPL138BZWTA3 产品参数图如下：

OMAPL138BZWTA3 产品图如下：