ATMEGA328P-AU 概述如下：

该ATmega48A / 48PA / 88A / 88PA / 168A / 168PA / 328/ 328P

是一款低功耗8位CMOS单片机基于AVR控制器增强型RISC架构。

通过执行一个功能强大的指令单个时钟周期， 

ATmega48A / 48PA / 88A / 88PA / 168A / 168PA / 328 / 328P

达到吞吐量却将接近1 MIPS每MHz使系统设计师能够优化功耗对处理速度。

AVR内核具有丰富的指令集和32个通用工作寄存器。

所有32个寄存器是直接连接到所述算术逻辑单元（ALU） ，

允许两个独立的寄存器中在一个时钟周期中执行一个指令来访问。

由此产生的架构提高了代码效率，同时实现最高至10倍，

比CON-快常规CISC微控制器。

该ATmega48A / 48PA / 88A / 88PA / 168A / 168PA / 328 / 328P

提供了以下功能：4K / 8K字节的系统内可编程闪存与非同时读 - 写能力，

五百一十二分之二百五十六/ 512 / 1K字节EEPROM ， 

512 / 1K / 1K / 2K字节SRAM ， 23个通用I / O口线， 

32通用工作寄存器，三种灵活的定时器/计数器具有比较模式，

内部外中断，可编程串行USART ，面向字节的两线串行接口，

一个SPI串行端口，一个6通道10位ADC （ 8通道TQFP和QFN / MLF封装），

一家亲可编程看门狗定时器具有片内振荡器，

以及五种可以通过软件选择的省电模式。在空闲模式时CPU停止工作，

而SRAM ，定时器/计数器， USART ， 2线串行接口， 

SPI端口以及中断系统继续工作。在掉电模式保存登记内容，

但冻结振荡器，禁用所有其他芯片功能，直到下一个中断或硬件复位。

在省电模式下，异步定时器继续运行，允许用户保持一个时间基准，

而该装置的其余部分处于休眠状态。

该ADC噪声抑制模式时终止CPU和除了异步定时器和ADC的所有I / O模块，

以降低ADC转换噪声。在待机模式下，晶振/谐振器振荡器运行时，

该设备的其他部分处于休眠状态。

这允许非常快速启动的COM软硬件就可以为低功耗。

该ATmega48A / 48PA / 88A / 88PA / 168A / 168PA / 328 / 328P

AVR具有一整套编程与系统开发工具，包括：

C语言编译器，宏汇编，程序调试器/仿真器，仿真器和评估板。

ATMEGA328P-AU 产品图如下：