美国加利福尼亚州山景城与中国上海，2012年6月26日-全球领先的半导体设计、验证和制造软件及知识产权（ip）供应商新思科技公司（synopsys, inc.），与世界领先半导体代工企业之一中芯国际集成电路制造有限公司（"smic"）今日宣布：从即日起推出其40纳米rtl-to-gdsii参考设计流程的5.0版本。此款经过生产验证的流程借助synopsys的完整工具套件，将多样化的自动化低功耗和高性能功能整合在其中，给中芯国际的客户带来了目前芯片设计所需要的差异化性能和功耗结果。
此参考流程是中芯国际与synopsys专业服务部共同合作的成果，它充分运用synopsys在先进芯片设计方法学领域的经验和专业知识。该参考流程具有新的高性能设计技术，包括用以提高一款系统级芯片（soc）性能和响应能力的自动时钟网状综合，以及一个可使设计师快速实现设计收敛而不必对重新设计从头做起的门阵列工程更改指令（eco）。该参考流程还包括对低功耗技术的支持，这些技术诸如能感知功率的时钟树型综合、功率选通与物理优化、以及由ieee 1801驱动的低功耗设计意图标准等。
“设计师渴求一种能够同时满足高性能和低功耗要求的参考流程，"smic公司设计服务副总裁汤天申说道。"随着smic-synopsys参考流程5.0的发布，我们将使ic设计师能够通过将中芯国际的40纳米工艺技术和synopsys的技术领先的设计解决方案相结合，而加速他们的设计通向制造的过程。”
“客户们正在寻找使他们能够提供满足其特有性能目标与需求的设计工具与方法，" synopsys公司企业营销和战略联盟副总裁rich goldman说道。"通过我们与smic的携手合作，我们能够为共同的客户提供一个经过认证的参考流程，以及直接通向高性能和低功耗的、专为中芯国际的 40纳米低功耗工艺量身订做的设计解决方案。”
供货
smic-synopsys参考流程5.0现已可供货。更多信息，请访问http://www.smics.com/chn/design/reference_flows.php。